0 引言

    在EPON(Ethernet Passive Optical Network，以太無源光網絡)系統中．OLT需要同時和多個ONU進行通信．準確無誤地解析和發(fā)送數據是系統成功的關鍵之一。OLT根據LUD和MAC地址來尋找發(fā)送幀的目的地或查找接收幀的源地址．因此OLT系統內部必須擁有一個高速的LUD和MAC對應關系的查找表模塊．這樣才能完成相應的功能。

    本文根據10G EPON全球化標準IEEE802．3av提出了一種利用CAM(Content Addressable Memory)IP核實現10G EPON OLT系統中MAC／LLID(Logical Link Identifier．邏輯鏈路標識)多隊列管理的設計方案．并基于Xilinx公司的Vitex5 FXT FPGA開發(fā)平臺進行設計開發(fā)和驗證。

1 Xilinx CAM IP核

    多數的存儲器是基于地址串行查找．而CAM作為內容查找存儲器在進行查找操作的時候不僅是并行的．而且采用陣列式存儲方式，并提供優(yōu)于其他搜索算法的操作性能．所以常被用在網絡、通信、存儲等等需要高速處理的場合。典型的CAM結構如圖1所示。CAM的操作分為查找操作(也叫讀操作、匹配操作)和寫操作。

圖1典型的CAM結構

    當執(zhí)行查找操作時．CAM接收到外部的輸入匹配數據時，先將數據存儲到比較寄存器中。掩碼寄存器的功能是屏蔽無需比較的數據位。比較寄存器和掩碼寄存器的內容共同組成一個查找字廣播到存儲器組中，與不同的相關聯字進行并行匹配．結果被反饋到優(yōu)先譯碼器中．得到一個具有最高優(yōu)先權的匹配地址和匹配成功標識。

    當執(zhí)行寫操作時．字選擇寄存器會根據輸入的地址來產生對l到N個相關聯字進行操作的信號。

    對FPGA器件來說．IP(Intellectual Propertyl就是已經設計好的模塊．是待用的HDL代碼或者網表級文件。Xilinx提供的CAM IP核具備典型CAM的功能。

2 10G EPON OLT MAC／LLID隊列

    EPON系統具有點到多點的拓撲結構．LLID在其中的作用是標識通過點到點仿真子層建立起來的邏輯鏈接．位于前導碼的第六個字節(jié)到第七個字節(jié)。在一個EPON系統中．下行數據以廣播方式傳輸到各個ONU,ONU接收自身LLID或者廣播LLID的數據包。

    根據IEEE 802．3av協議規(guī)定．在10G EPON OLT系統中．下行數據和上行數據在幀頭替換時處理方式有所不同。數據在上行時需添加統一的以太標準幀頭。而下行處理時需要根據每個幀的不同目的MAC地址添加對應的LLID．并要求對LLID域進行CRC8校驗。因此．需要設計一個MAC／LLID查找添加模塊。考慮到10G EPON系統具有高速的查找要求．所以在設計過程中采用CAM IP核來實現MAC／LLID存儲部分。

3 利用CAM核實現MAC／LUD多隊列管理

    MAC／LLID多隊列管理系統的總體框圖如圖2所示，主要分為2個模塊，分別是CAM存儲模塊和外圍功能模塊。

圖2 MAC／LLID多隊列管理系統框圖

    CAM存儲模塊主要實現多MAC的存儲．利用CAM IP核實現。

    假設每個ONU下帶2個MAC．則16個ONU總計使用32個MAC地址。根據IEEE 802．3av中定義，若下行1Gb／s、上行IGb／s。LLID廣播取值為Ox7FFF；若下行10Gb／s、上行1Gb／s(非對稱10G系統)。亦或下行10Gb／s、上行10Gb／s(對稱10G系統)，LLID廣播取值為0x7FFE：而0x7FFD～0x7F00為保留值。因此，根據協議規(guī)定．在邏輯設計中可取0x6F00～0x6FOF為16個LLID注冊分配值。如此分配的LLID只有最后4比特不同．所以在邏輯設計中可將LLID映射為IP核的寫入地址線．具體操作方法為：寫入的地址線的后4位取自LLID的最后4個比特．地址線最高位區(qū)別一個LLID所帶的2個不同的MAC。所以配置CAM深度為32，得到CAM輸入信號wr_addr[4：0]。

    根據以太幀格式．目的MAC地址為6個字節(jié)．所以配置CAM數據寬度為48比特．得到CAM輸入信號din[47：0]。

    3．2外圍功能模塊

    CAM IP核的外圍模塊主要實現MAC或LLID在CAM中查詢或者寫入前的數據處理工作和之后的輸出工作．這部分由邏輯設計完成。邏輯設計中特別定義了registered-nag[15：0]寄存器，寄存器中每一個比特位對應了16個LLID預定范圍內的某個特定值。在注冊的時候．與分配的LLID對應的REG相應位將置上，表示此LLID已被使用。利用此點可以很方便地在上行查找時驗證LLID是否已經有效．或者利用這個REG刪除CAM中存儲的LLID／MAC數據。

    外圍模塊實現的主要功能可以分為：注冊(為多點控制協議MPCP中一部分．發(fā)生在上行)、上行查找、上行記錄以及下行查找．

    ①注冊：若ONU發(fā)送注冊請求．OLT分配一個LLID給ONU．同時在LLID映射的地址線內將MAC值寫入CAM。

    ②上行查找：OLT收到ONU發(fā)送的數據幀時．首先根據收到的LLID查找registered_flag[15：0]寄存器，判斷該LLID是否有效。當LLID有效．則繼續(xù)判斷該幀的源MAC是否已經存入CAM中．方法是將該MAC值輸入到CAM中進行匹配。若匹配．輸出匹配MAC值。說明上行傳輸有效。

    ③上行記錄：若上行MAC值在CAM中沒有匹配項．則在LLID對應的地址線內將MAC值寫入CAM中。與注冊時寫入不同的是．對應的地址線需變換最高位以區(qū)別2個不同的MAC。

    ④下行查找：當OLT收到一個下行數據的時候，判斷該數據的目的MAC是否存儲在CAM中。如果已存儲，那么根據匹配所在的地址．根據映射規(guī)則．得到LLID．下行傳輸有效．以便于后續(xù)模塊添加802．3av前導碼；反之，不做操作。

    3．3數據流實現

    CAM存儲模塊和外圍功能模塊內部信號互連如圖3所示，模塊左列為輸入項，右列為輸出項。cam_pre模塊實現CAM存儲模塊的外圍功能，cam_mac是本設計中生成的CAM IP核。

圖3 CAM模塊和外圍模塊互連

    當cam_pre模塊接收到系統輸入信號up_flag為高電平時，系統認為此時為上行數據流。鎖存輸入信號llid和mac。檢查鎖存的llid是否在預分配范圍0x6F00～0x6FOF內。若不在此范圍內，則認為ONU未注冊，需要檢查registered_flag[15：0]寄存器，尋找比特位為0的最低位位置．對應的Uid分配給未注冊的ONU。同時registered_flag 寄存器對應位置為l，輸出端we信號置為高電平．在 cam_mac中進行在LLID映射的地址線內存入鎖存MAC值的操作。若鎖存的llid在預分配范圍．檢查mac值是否在cam mac模塊中記錄：將we輸出信號置為低電平．cam_pre 模塊將鎖存的mac信號輸出到cam_mac中。在2個時鐘周期內若有高電平match信號反饋到cam_pre中．則說明匹配成功．系統輸出mac值和mac值獲得標識信號；若無match反饋信號．說明此mac值未被記錄到cam中．則輸出端we信號置為高電平．在cam_mac中進行在LLID映射地址線內存人鎖存MAC值的操作。

    當cam_pre模塊接收到系統輸入信號down_flag為高電平時，系統認為此時為下行數據流。鎖存輸入信號llid和mac。檢查mac值是否在cam_mac模塊中記錄：將we輸出信號置為低電平，cam_pre模塊將鎖存的mac信號輸出到cam_mac中。在2個時鐘周期內若有高電平match信號反饋到cam_pre中．則說明匹配成功．cam_pre模塊得到cam_mac模塊反饋的地址,進行反映射操作得到llid值。系統輸出Uid值和llid值獲得標識信號：若無match反饋信號。則不做操作。一旦mac或llid獲得標識信號輸出高電平則說明上行或者下行傳輸數據幀可進行后續(xù)幀處理。

    3．4仿真及結果討論

    在Xilinx virtex5平臺上對設計進行編譯綜合。單獨綜合一個CAM核．最高速度205．255Mhz。系統期望速度200Mhz，若作為單系統仿真．由于輸出信號和cam_mac的反饋信號有關．布線有延遲．所以系統綜合速度只能達到150～160MHz。但本系統作為OLT系統的內部模塊使用，所以輸出端不設為output，則系統速度可達到200Mhz以上。調用Modelsim對設計進行仿真驗證．得到的時序仿真結果如圖4～圖6所示。

圖4 上行第一次注冊仿真圖

圖5 上行記錄MAC仿真圖

圖6 下行根據MAC查找LLID仿真圖

    從仿真結果可以看出．本設計能完成MAC／LLID多隊列管理的基本功能，并具有單系統150MHz、內部模塊200MHz的高處理速率。

4 結束語

    本文基于IEEE 802．3av協議提出了一種利用Xilinx CAM IP核實現10G EPON OLT系統中MAC／LLID多隊列管理的方法．并通過模塊設計以及仿真驗證．證明該方案能以200Mhz的內部模塊處理速度應用在OLT系統中。